Что такое характеристическое уравнение триггера

Что такое характеристическое уравнение триггера

5 Цифровые устройства последовательностного типа

Цифровые устройства последовательностного типа или цифровые автоматы с памятью — это электронные цифровые устройства, логические значения на выходах которых определяются не только совокупностью логических сигналов на входах в данный момент времени, но и состоянием внутренних элементов памяти по результатам его предшествующей работы. Запоминание предшествующих состояний выполняется при помощи триггеров и регистров памяти.

Типичными примерами логических автоматов с памятью являются счётчики импульсов и сдвиговые регистры.

Триггеры — это электронные устройства, обладающие двумя устойчивыми состояниями равновесия и способные скачком переходить из одного устойчивого состояния в другое под воздействием внешних управляющих сигналов.

Состояние называется устойчивым, если слабое внешнее воздействие не нарушает этого состояния. Для перехода триггера из одного состояния в другое необходимо, чтобы входной сигнал превысил пороговое значение.

Триггер Тр (Рисунок 41) в общем случае можно представить как устройство, состоящее из ячейки памяти ЯП и логического устройства (ЛУ) управления, преобразующего входную информацию в комбинацию сигналов, под воздействием которых ЯП принимает одно из двух устойчивых состояний.

Рисунок 41 Обобщённое устройство триггера а):

RS-триггеры с прямыми б) и инверсными статическими входами в).

Информационные сигналы поступают на входы A и В ЛУ и преобразуются в сигналы, поступающие на внутренние входы S и R ЯП. Процесс преобразования информационных сигналов осуществляется под воздействием сигналов, подаваемых на вход V разрешения приёма информации и вход C синхронизации, обеспечивающей тактируемый приём информации.

При наличии входа C триггер называют синхронным, а при его отсутствии — асинхронным. Управляющие сигналы на асинхронный триггер воздействуют непосредственно с началом своего появления на их входах, а в синхронных — только с приходом сигнала на входе C.

Триггеры могут иметь статические или динамические входы. Как статические, так и динамические входы могут быть прямыми или инверсными.

Входы называются статическими, если они имеют непосредственную связь с источником входных сигналов. Сигналом для управления статическим триггером с прямыми статическими входами является уровень лог. «1», а для управления триггером с инверсными входами — уровень лог «0».

Входы называются динамическими, если они соединены с источником входных сигналов через развязывающие цепи: магнитные, электронные или RC-цепи. Они реагируют только на перепады входных сигналов. Если срабатывание триггера происходит при изменении входного сигнала от «0» к «1», то входы называются прямыми, а если при изменении сигнала от «1» к «0», то — инверсными.

Входы Ś и Ŕ называются входами асинхронной установки триггера. Они предназначены для подачи приоритетных сигналов установки триггера в исходное состояние (0 или 1) в начале цикла работы независимо от воздействия информационных сигналов, то есть в обход схемы управления.

Наибольшее применение находят триггеры с раздельным запуском, которые называются RS-триггерами. Их условное графическое обозначение приведено на рисунке 41. В простейшем RS-триггере информационные сигналы подаются непосредственно на входы S и R ячейки памяти.

Входы, на которые подаются запускающие импульсы, называются установочными. Буквой S (Set — установка) обозначают вход, на который подаётся сигнал, устанавливающий триггер в единичное состояние (Q=1, ). Буквой R (Reset — сброс) обозначают вход, на который подаётся сигнал сброса, переводящий триггер в состояние «0» . Буквой Q обозначается прямой выход, а — инверсный.

RS-триггеры применяются как самостоятельно, так и в составе других более сложных триггеров, а также входят в состав регистров и счётчиков.

RS-триггеры на логических элементах

Функционирование логических устройств последовательностного типа описывается таблицами переходов, которые отличаются от таблиц истинности тем, что в них учитываются только результативные переходы, когда изменение комбинации сигналов на входе приводит к изменению выходного состояния. Однако таблица переходов может быть сведена к таблице истинности, если состояние внутренних элементов памяти считать входными сигналами.

Полная таблица функционирования (таблица истинности) приведена на рисунке 42,а, в которой предыдущее состояние триггера Q_n до подачи входных сигналов является одним из входных сигналов. Выходное состояние триггера после подачи входных сигналов обозначено символом Q_n+1. Таблица переходов триггера приведена на рисунке 42,б.

Рисунок 42 Таблица истинности а) и таблица переключений RS-триггера б)

Таблица истинности позволяет применить рассмотренную выше методику синтеза логических устройств комбинационного типа для синтеза устройств последовательностного типа, в том числе и RS-триггеров.

Для минимизации структурной формулы RS-триггера заполним карту Карно, приведённую на рисунке 43,а.

Рисунок 43 Карты Карно для минимизации структурной формулы RS-триггера

В соответствии с теорией минимизации неопределённых логических функций, для определения прямого значения функции Q_n+1 неопределённые значения карты Карно «ф» (Рисунок 43,а) заменим «1» (Рисунок 43,б), а для определения инверсного значения — заменим «0» (Рисунок 43,в). Для получения функции минимизация производится по нулям.

Минимизированные значения функций Q_n+1 и на элементах основного базиса имеют вид:

Рисунок 44 RS-триггеры: а), б) — на логических элементах ИЛИ-НЕ,

в), г) — на логических элементах И-НЕ.

Для реализации триггера на элементах ИЛИ-НЕ проинвертируем функцию : .

Структурная схема триггера, полученная в соответствии с этим выражением, приведена на рисунке 44,а. В структурной формуле установочные сигналы S и R представлены в прямом коде, следовательно исполнительными значениями сигналов являются уровни лог. «1», то есть триггер на элементах ИЛИ-НЕ имеет прямые статические входы.

Для реализации триггера на элементах И-НЕ дважды проинвертируем функцию Q_n+1:

Как следует из полученного выражения, исполнительными значениями сигналов здесь являются лог. «0», поэтому RS-триггер на элементах И-НЕ имеет инверсные статические входы. Структурная схема триггера и его УГО приведены на рисунках 44,в,г.

При разработке цифровых схем, в которые входят RS-триггеры, необходимо учитывать наличие запрещённого состояния входных сигналов для RS-триггеров на элементах ИЛИ-НЕ S=R=1, а для RS-триггеров на элементах И-НЕ Условие нормального функционирования для обеих схем RS-триггеров можно записать в следующем виде:

Если в разрабатываемой схеме такое сочетание входных сигналов в принципе возможно, то эту ситуацию необходимо исключить путём включения во входную цепь дополнительных логических элементов, или использовать другие типы триггеров, не имеющих запрещённого состояния.

Рассмотренные RS-триггеры являются асинхронными поскольку управляющие сигналы воздействуют на триггер непосредственно с началом своего появления на их входах.

В устройствах современной цифровой техники, для исключения опасных состязаний входных сигналов, срабатывание всех узлов и элементов в каждом такте должно происходить строго одновременно. Для достижения этой цели применяется жёсткая синхронизация с помощью специальных синхроимпульсов. Для работы в схемах с синхронизацией режима разработаны синхронные RS-триггеры.

Рисунок 45 Синхронные RS-триггеры: — а) на элементах ИЛИ-НЕ, — в) на элементах И-НЕ и их УГО б), и г).

Особенностью синхронного триггера является то, что ввиду наличия в схеме управления инвертирующих элементов, происходит изменение исполнительного значения управляющих сигналов по сравнению с асинхронными.

Синхронные RS-триггеры имеют три входа: S, R и C. Применение синхронизации не устраняет неопределённое состояние триггера, возникающее при одновременной подаче единичных сигналов на все три входа. Поэтому условием нормального функционирования является следующее неравенство:

Кроме трёх основных входов, синхронные RS-триггеры снабжаются ещё входами асинхронной установки состояния триггера — Ś и Ŕ. Они предназначены для подачи приоритетных сигналов установки триггера в исходное состояние (0 или 1) в начале цикла работы независимо от воздействия сигналов на входах S и R, то есть в обход схемы управления.

По своему воздействию на состояние триггера входы Ś и Ŕ являются самыми главными и поэтому на УГО отделяются от остальных сигналов горизонтальной линией.

RS-триггеры S, R и E-типов

В отличие от обычных RS-триггеров у триггеров S, R и E-типов комбинация сигналов S=R=1 не является запрещённой. При разнополярных сигналах алгоритм работы триггеров S, R и E-типов такой же, как и у обычных RS-триггеров, но при S=R=1 триггер S-типа переключается в «1», триггер R-типа в «0», а триггер E-типа не изменяет своего состояния (Рисунок 45).

Рисунок 46 RS-триггер Е-типа

Схема работает как обычный RS-триггер, но при подаче сигналов S=R=1 вентили D5 и D6 обеспечивают закрытое состояние элементов D1 и D2, поэтому выходное состояние триггера Q остаётся без изменения.

Если исключить из схемы Рисунок 46 элемент D6, то при подаче на вход сигналов S=R=1 блокируется только элемент D2, на выходе которого устанавливается «1», а на выходе D1 формируется «0». Эти сигналы устанавливают триггер в состояние Q=1, или подтверждают его, если до подачи сигналов S=R=1 триггер находился в состоянии Q=1. Такой триггер называется RS-триггером S-типа.

Если исключить из схемы Рисунок 46 элемент D5, оставив элемент D6, то при подаче на вход сигналов S=R=1 блокируется только элемент D1, поэтому триггер устанавливается в состояние Q=0 или подтверждают его, если до подачи сигналов S=R=1 триггер находился в состоянии Q=0. Такой триггер называется RS-триггером R-типа.

5.1.2 D-триггеры (триггеры задержки)

D-триггеры — это электронные устройства с двумя устойчивыми выходными состояниями и одним информационным входом D.

Характеристическое уравнение триггера: Q_n+1=D_n. Оно означает, что логический сигнал Q_n+1 повторяет значение сигнала, установленное на входе триггера в предшествующий момент времени.

Благодаря включению элемента D1 на входы RS-триггера поступают разнополярные сигналы (Рисунок 47,а), поэтому запрещённое состояние входных сигналов исключено но время задержки распространения сигнала элемента D1 должно быть меньше, чем у элементов D2 и D3 (t_зд.р1 t_и.

Рисунок 50 Т-триггеры: — а) структурная схема, б) УГО TV-триггера,

в) Т-триггер на основе D-триггера.

По окончании действия тактирующего импульса.

Пусть в исходном состоянии Q=1. Сигнал T=1 откроет элемент D2, так как на втором входе D2 имеется сигнал лог «1» с выхода Q, а элемент D1 будет закрыт. Триггер переходит в состояние Q=0. Вентиль D2 остаётся открытым в течение времени t_и, т.к. сигнал Q=1 будет задержан ЛЗ₁ на время τ_з>t_и. В то же время сигнал не попадёт на вентиль D1 из-за временной задержки ЛЗ₂. При отсутствии элементов задержки возможно неоднократное переключение триггера при условии, если длительность импульса t_и значительно превышает время переключения триггера.

По окончании действия тактирующего импульса элементы D1 и D2 закроются, так как потенциал входа T=0. После чего на вход элемента D1 через ЛЗ₂ поступит сигнал . В результате с приходом второго импульса T=1 откроется элемент D1 и триггер переключится в состояние Q=1 и т. д.

Роль ЛЗ в Т-триггерах выполняют логические элементы с большим временем задержки t_зд.р или специальные компоненты электронных схем, например, диоды с накоплением заряда.

Кроме счётного входа Т-триггер может иметь вход разрешения V (Рисунок 50,б). Сигнал на этом входе разрешает (при V=1) или запрещает (при V=0) срабатывание триггера от поступающих на вход T сигналов. Т-триггеры, имеющие дополнительный вход V, называются TV-триггерами. Наличие входа V позволяет организовать счёт в заданном временном интервале, что существенно расширяет функциональные возможности Т-триггера.

Счётный Т-триггер может быть построен на основе D-триггера, соединив инверсный выход D-триггера со входом D, как показано на рисунке 50,в. В такой схеме каждый переход 1/0 на входе C будет приводить к переходу триггера в противоположное состояние. Например, если Q_n=1, то , и поэтому очередной тактовый импульс переведёт триггер в новое состояние, т.е. установит Q_n+1=D_n=0. Для правильной работы Т-триггера тактовый импульс должен быть коротким, а наличие элемента задержки ЛЗ ослабляет требование к длительности тактового импульса.

Таким образом, из рассмотрения принципа работы Т-триггера следует, что при Т=1 спадающий фронт сигнала на входе C переводит триггер в противоположное состояние. Частота изменения потенциала на выходе Т-триггера в два раза меньше частоты импульсов на входе C. Это свойство Т-триггеров позволяет строить на их основе двоичные счётчики. Поэтому эти триггеры и называют счётными.

JK-триггер — это схема с двумя устойчивыми выходными состояниями и двумя входами J и K (Рисунок 51.а). Подобно RS-триггеру, в JK-триггере входы J и K — это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS-триггера, в JK-триггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Условие функционирования JK-триггера описывается функцией:

Рисунок 51 JK-триггеры: а) асинхронные; б) тактируемые фронтом.

Триггер JK-типа называют универсальным потому, что на его основе с помощью несложных коммутационных преобразований можно получить RS и Т-триггеры, а если между входами J и K включить инвертор, то получится схема D-триггера.

Недостатком этой схемы является зависимость работы схемы от длительности тактового импульса. Импульс должен быть коротким и должен закончиться до завершения процесса переключения триггера. Для ослабления требования к длительности тактового импульса в цепи обратных связей можно включить элементы задержки, как показано на рисунке 51,а пунктиром. Однако этот путь не всегда является целесообразным.

Разработаны и применяются в основном в интегральном исполнении JK-триггеры, тактируемые фронтом тактовых импульсов, которые не чувствительны к длительности тактовых импульсов.

JK-триггеры, тактируемые фронтом, строятся по схеме MS (master-slave то есть мастер-помощник). В схеме имеется два триггера: основной D1…D4, помощник D5…D8 и цепь, разделяющая их — D9 (Рисунок 51,б).

Триггер работает следующим образом. Пусть в исходном состоянии Q=0, а . При отсутствии тактового импульса (C=0), вентили D1 и D2 закрыты вне зависимости от сигналов на остальных входах.

Пусть J=1, тогда с приходом тактового импульса C=1, D1 откроется, а D2 останется закрытым. Элементы D5 и D6 закроются сигналом с выхода элемента D9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его в состояние «1» (P=1,

Несмотря на то, что на одном из входов D5 действует сигнал «1», а на одном из входов D6 — «0», они не изменят состояние вспомогательного триггера, так как на других входах элементов D5 и D6 действует сигнал лог. «0» с инвертора D9.

По окончании действия тактового импульса, появится сигнал лог. «1» на вторых входах вентилей D5, D6, а вентили D1 и D2 закроются. Так как основной триггер находится в состоянии «1», то откроется D5 и информация запишется во вспомогательный триггер (Q=1, ).

Совершенно аналогично сигнал «1», поданный на вход K, установит триггер в состояние «0».

Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал «C» переходит из «1» в «0». Поэтому говорят, что эти триггеры тактируются срезом (или фронтом) в отличие от триггеров, тактируемых потенциалом.

Условное графическое обозначение триггера приведено на рисунке 51,в.

Если соединить вместе входы J и K, то JK-триггер превратится в Т-триггер. Пусть триггер находится в исходном состоянии (). При подаче J=K=1 и C=1, вентиль D1 будет закрыт сигналом «0» с выхода . Так как открывается только вентиль D2, то триггер установится в нулевое состояние . При этом выходной потенциал Q=0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и C=1 переводит триггер в состояние Q=1 и т.д.

5.1.5 Несимметричные триггеры

Несимметричный триггер (триггер Шмита) имеет два устойчивых состояния, однако, в отличие от симметричного триггера, нахождение его в том или ином устойчивом состоянии зависит от величины входного сигнала.

Несимметричный триггер на дискретных элементах состоит из двух транзисторов, в эмиттерную цепь которых включён резистор R_Э (Рисунок 52). При таком включении напряжение на базе транзистора VT1 зависит от значения коллекторного тока I_К2 транзистора VT2. В свою очередь, базовая цепь VT2 через делитель R1/R2 соединена с коллекторной цепью транзистора VT1. Эти цепи создают замкнутую петлю положительной обратной связи, которая, как и в симметричном триггере, обеспечивает быстрое переключение триггера Шмита из одного устойчивого состояния в другое, когда оба транзистора работают в активном режиме.

Рисунок 52 Триггер Шмита на транзисторах

В отсутствие входного напряжения (U_вх=0) триггер находится в устойчивом состоянии. При этом транзистор VT2 открыт и насыщен, так как на его базу через резисторы Rк1, R1 подаётся положительное напряжение, а транзистор VT1 закрыт. За счёт протекающего коллекторного тока I_К2=E/(R_К2+R_Э) на резисторе R_Э создаётся падение напряжения и на базе VT1 относительно эмиттера действует запирающее напряжение U_БЭ1=–R_ЭI_К2. В таком состоянии триггера напряжение на выходе U_ВЫХ=U 0 =R_ЭI_К2+U_КЭнас.

Если увеличивать входное напряжение, то пока U_вх U_ОТП, необходимо, чтобы R_К1>R_К2.

Конденсатор C1 на устойчивые состояния триггера влияния не оказывает. Он выполняет функцию форсирующего конденсатора во время во время включения и выключения транзистора VT2 и тем самым способствует сокращению времени переключения триггера из одного устойчивого состояния в другое.

Несимметричный триггер может быть реализован на логических элементах. Для этого достаточно включить последовательно чётное число элементов НЕ и выход этой цепочки соединить со входом цепью обратной связи, образуемой резисторами R1 и R2 (Рисунок 53,а).

Рисунок 53 Триггер Шмита на логических элементах

С ростом U_вх повышается напряжение U_вх1, но пока U_вх1 0 . Когда U_вх1=U_пор, происходит переключение логических элементов и на выходе возникает сигнал U_ВЫХ=U¹. В результате схема переходит в другое устойчивое состояние. Напряжение срабатывания можно определить из приведённого выше выражения (5.3), если принять U_вх1=U_пор, U_ВЫХ=U¹, U_вх=U_срб:

Естественно, что при U_вх1>U_срб на выходе схемы сохраняется состояние лог. «1».

При уменьшении U_вх триггер переходит в исходное состояние, когда U_вх=U_отп. Значение U_отп определяется из соотношения (5.3), если положить U_вх1=U_пор, U_вых=U 1 , U_вх=U_отп.

Из соотношений (5.4) и (5.5) следует, что U_срб>U_отп и, таким образом, амплитудная передаточная характеристика несимметричного триггера на ЛЭ имеет петлю гистерезиса. Вычитая (5.5) из (5.4), получаем

Откуда видно, ширина петли гистерезиса пропорциональна логическому перепаду ∆U_Л.

Несимметричные триггеры применяют в качестве формирователей импульсов прямоугольной формы при воздействии на вход, например, синусоидального напряжения (Рисунок 53,б).

Поскольку выходное напряжение резко возрастает при U_ВХ=U_СРБ, то такие триггеры используют и в качестве компаратора напряжения — устройства, которое позволяет зафиксировать момент достижения сигналом некоторого заданного уровня.

Регистры — это функциональные узлы на основе триггеров, предназначенные для приёма, кратковременного хранения (на один или несколько циклов работы данного устройства), передачи и преобразования многоразрядной цифровой информации.

В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно — последовательные регистры.

5.2.1 Параллельные регистры (регистры памяти)

Запись кода в параллельные регистры осуществляется параллельным кодом, то есть во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации. В связи с этим параллельные регистры называют регистрами памяти.

Параллельный N-разрядный состоит из N триггеров, объединённых общими цепями управления.

В качестве примера на рисунке 54,а приведена схема 4-разрядного параллельного регистра, построенного на RS-триггерах D5…D8. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 — цепь управления чтением.

Рисунок 54 Функциональная схема а) и УГО б) параллельного регистра.

Перед записью информации все триггеры регистра устанавливают в состояние «0» путём подачи импульса «1» на их R-входы.

Записываемая информация подаётся на входы DI₁…DI₄. Для записи информации подаётся импульс «Зп», открывающий входные элементы «И». Код входного числа записывается в регистр. По окончании импульса «Зп» элементы D1…D4 закрываются, а информация, записанная в регистр, сохраняется несмотря на то, что входная информация может изменяться.

Для считывания информации подают сигнал «1» на вход «Чт». По этому сигналу на выходные шины регистра на время действия сигнала передаётся код числа, записанный в регистр. По окончанию операции чтения выходные ключи закрываются, а информация, записанная в регистр, сохраняется. То есть возможно многократное считывание информации. Условное графическое обозначение параллельного регистра приведено на рисунке 54,б.

5.2.2 Регистры сдвига

Регистры сдвига представляют собой цепочку последовательно включённых D-триггеров или RS- и JK-триггеров, включённых в режим D-триггера. Появление импульса на тактовом входе регистра сдвига вызывает перемещение записанной в нём информации на один разряд вправо или влево. Как и другие регистры, регистры сдвига используются для записи, хранения и выдачи информации, но основным их назначением является преобразование последовательного кода в параллельный или параллельного в последовательный.

Схема 4-разрядного регистра сдвига приведена на рисунке 55. Схема работает следующим образом. Благодаря тому, что выход предыдущего разряда соединён со входом «D» последующего, каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий. Так осуществляется сдвиг информации вправо.

Рисунок 54 4-разрядный регистр сдвига

Вход «D» первого триггера служит для приёма в регистр входной информации DI в виде последовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации.

Запись параллельного кода информации может быть произведена через нетактируемые установочные входы триггеров (на рисунке 55 не показаны).

С выхода «Q4» последнего триггера снимается последовательный выходной код. Код на этом выходе регистра появляется с задержкой относительно входного последовательного кода на число периодов тактовых импульсов, равное числу разрядов регистра.

Параллельный выходной код можно снять с выходов Q1…Q4 всех триггеров регистра сдвига, снабдив их выходными ключами, подобными выходным ключам параллельного регистра (См. рисунок 54,а).

5.2.3 Реверсивные регистры сдвига

Реверсивные регистры сдвига обеспечивают возможность сдвига информации как вправо, так и влево. Они имеют специальный вход управления направлением сдвига.

Поскольку транзисторы и логические элементы способны передавать сигналы только в одном направлении с входа на выход (слева направо), то, для сдвига информации влево, необходимо информацию с выхода последующих триггеров по специально созданным цепям подавать на входы предыдущих триггеров и записывать их следующим тактовым сигналом. Это эквивалентно сдвигу информации влево.

Фрагмент функциональной схемы реверсивного регистра сдвига приведён на рисунке 56.

Рисунок 56 Реверсивный регистр сдвига

Если сигнал на входе направления сдвига N=1, то потенциал на входе «D_i» триггера определяется выходом Q триггера, стоящего слева от него. Если N=0, то выходом триггера, стоящего справа.

Таким образом, при N=1 тактовые импульсы производят сдвиг информации вправо, а при N=0 –— сдвиг информации влево.

5.2.4. Интегральные микросхемы регистров (примеры)

Интегральные микросхемы регистров, как и другие микросхемы, имеют дополнительные управляющие входы, расширяющие их функциональные возможности и делающие их универсальными. В качестве примера рассмотрим микросхему К155ИР13.

К155ИР13 — это 8-разрядный реверсивный регистр сдвига с возможностью параллельной записи информации. УГО этого регистра приведено на рисунке 57. Изучив назначение входных и выходных сигналов, легко усвоить функциональные возможности микросхемы и особенности её применения.

Рисунок 57 Реверсивный регистр сдвига и записи информации К155ИР13

Буферный регистр КР580ИР82, входящий в состав МП-комплекта КР580, построен на D-триггерах и предназначен для записи и сохранения 8-разрядных данных в течение заданного промежутка времени. Этот регистр называют также регистром-защёлкой. Например, в МП-системах на МР КР580 он используется сохранения в течение машинного цикла байта состояния, а на МП1810 — адреса, поступающего по мультиплексированной шине адреса-данных. Его функциональная схема и условное графическое обозначение приведены на рисунке 58,а,б.

Рисунок 58 Буферный регистр КР580ИР82:

а) — функциональная схема, б) — УГО

Регистр состоит из 8-и D-триггеров, тактируемых фронтом, и 8-и элементов с тремя выходными состояниями. Схема управления построена на двух элементах ИЛИ-НЕ.

Если на вход поступит разрешающий сигнал низкого уровня, а на вход STB — сигнал высокого уровня, то информация с входов передаётся на выходы. После перехода сигнала на входе STB с высокого уровня на низкий, информация, записанная в регистр, сохраняется до появления следующего разрешающего сигнала на входе STB. Сигнал высокого уровня переводит выводы DO0–DO7 в 3-е (высокоомное) состояние.

Таким образом, микросхема может работать в трёх режимах:

— =0, STB=1 — режим шинного формирователя;

— =0, STB=0 — режим защёлки:

— =1 — 3-е состояние (режим отключения от нагрузки).

Многорежимный буферный регистр (МБР) К589ИР12 является универсальным 8-и разрядным регистром, состоящим из D-триггеров и выходных буферных схем с 3-мя устойчивыми состояниями. МБР имеет также встроенную селективную логику: «Схема управления режимами» и отдельный D-триггер для формирования запроса на прерывание центрального процессора.

МБР предназначен для использования в качестве портов ввода информации в МП от внешних устройств, или портов вывода информации из МП во внешние устройства.

Функциональная схема МБР и его УГО приведены на рисунке 59,а,б.

Рисунок 59 МБР К589ИР12: а) Функциональная схема, б) УГО.

Схема управления режимами (D1, D2, D4) в зависимости от сочетания управляющих сигналов C, ВР, обеспечивает:

— Запись входной информации от внешнего устройства по сигналам , или выходной информации по сигналам ;

— Хранение информации по сигналам ;

— Выдачу информации по сигналам ;

— Передачу входной информации на выход (режим шинного формирователя) по сигналам .

Схема управления прерываниями (D3, D5, D6) формирует запрос на прерывание для МП по окончании сигнала записи информации в МБР от внешнего устройства по спаду сигнала «C». Сброс сигнала осуществляется по входу триггером D5 при выборе кристалла микропроцессором для считывания информации, а также при начальной установке МБР сигналом «R».

5.3 Счётчики импульсов

5.3.1 Требования, предъявляемые к счётчикам

В устройствах цифровой обработки информации измеряемый параметр (угол поворота, скорость, давление и т. п.) преобразуются в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счётчиками импульсов и выражаются в виде цифр.

Основными показателями счётчиков являются ёмкость и быстродействие.

Ёмкость, численно равная КСЧ, характеризует число импульсов, доступное счёту за один цикл. Как уже было показано выше, ёмкость определяется количеством разрядов счётчика.

Быстродействие или максимально возможная скорость работы оценивается двумя параметрами:

– Разрешающая способность t_раз.сч — минимальное время между двумя входными сигналами, в течение которого ещё не возникают сбои в работе счётчика. Величина, обратная разрешающей способности, называется максимальной частотой счёта f_max. f_max определяет количество импульсов, которое может подсчитать счётчик за 1 сек.

– Время установки кода счётчика t_уст — это время между моментом прихода входного сигнала и переходом счётчика в новое устойчивое состояние.

Для удовлетворения потребностей разработчиков цифровых электронных устройств различного назначения разработаны интегральные микросхемы счётчиков с широким спектром параметров. Всё многообразие счётчиков можно классифицировать по следующим признакам.

1 По направлению счёта:

2 По коэффициенту счёта:

• С постоянным произвольным коэффициентом счёта,

• С переменным коэффициентом счёта.

3 По способу организации внутренних связей:

• С последовательным переносом,

• С параллельным переносом,

• С комбинированным переносом,

Классификационные признаки независимы и могут встречаться в разных сочетаниях. Например, суммирующие счётчики могут быть как с последовательным, так и с параллельным переносом и могут иметь двоичный или десятичный коэффициент счёта.

5.3.2 Суммирующие счётчики

Простейшим счётчиком является Т-триггер, считающий до 2-х, то есть осуществляющий счёт и хранение не более 2-х сигналов.

Счётчик, образованный цепочкой из n триггеров сможет подсчитать в двоичном коде 2 n импульсов. Число n определяет количество разрядов двоичного числа, которое может быть записано в счётчик. Число 2 n называется модулем или коэффициентом счёта:

Схема простейшего 4-х разрядного счётчика приведена на рисунке 60,а. Принцип работы счётчика проиллюстрирован временными диаграммами, приведёнными на рисунке 60,б.

Рисунок 60 Схема двоичного суммирующего счётчика а)

и временные диаграммы его работы б).

Первый разряд счётчика переключается с приходом каждого входного импульса, что соответствует алгоритму работы Т-триггера. На каждые два входных импульса Т-триггер формирует один выходной импульс.

Второй разряд переключается в состояние «1» после прихода каждого 2-го импульса.

Третий разряд — после прихода каждого 4-го импульса.

Четвёртый разряд — после прихода каждого 8-го импульса.

Таким образом, единичные значения сигналов на выходах триггеров регистра появляются с приходом 1, 2, 4, 8 импульсов, что соответствует весовым коэффициентам двоичного кода. Поэтому с выходов триггеров регистра можно прочитать параллельный двоичный код числа импульсов, поступивших на его вход. Например, после прихода 5 импульсов единичные значения установятся на выходах Q₁ и Q₃ (см. пунктирную линию на рисунке 60,б), что соответствует коду числа 5: 0101B. Аналогично, после прихода 13-и импульсов на выходах триггеров установится код 1101B.

Если число входных импульсов N_ВХ>K_СЧ, то при N_ВХ=K_СЧ происходит переполнение счётчика, после чего счётчик возвращается в нулевое состояние и повторяет цикл работы.

После каждого цикла счёта на выходе последнего триггера возникают перепады напряжения, то есть формируется один импульс. Это свойство определяет второе назначение счётчиков — деление числа входных импульсов.

Если входные сигналы периодичны и следуют с частотой f_ВХ, то частота f_ВЫХ:

В этом случае коэффициент счёта определяется как коэффициент деления и обозначается K_ДЕЛ.

У счётчика в режиме деления частоты используется сигнал только последнего триггера, а промежуточные состояния остальных триггеров не учитываются.

Всякий счётчик может быть использован как делитель частоты.

5.3.3 Вычитающие и реверсивные счётчики

Реверсивный счётчик может работать в качестве суммирующего и вычитающего.

Суммирующий счётчик, как было показано выше, получается при подсоединении к входу последующего каскада прямого выхода предыдущего.

Каждый входной импульс увеличивает число, записанное в счётчик, на 1. Перенос информации из предыдущего разряда в последующий происходит при смене состояния предыдущего разряда (триггера) с 1 на 0.

Вычитающий счётчик получается при подсоединении к входу последующего каскада инверсного выхода предыдущего. Он действует обратным образом: двоичное число, хранящееся в счётчике, с каждым поступающим импульсом уменьшается на 1.

Перенос из младшего разряда в старший имеет место при смене состояния младшего разряда с 0 на 1.

Переполнение происходит после достижения счётчиком нулевого состояния, при этом в счётчик записывается максимально возможное значение, т.е. во все разряды — единицы.

Путём включения в схему двоичного суммирующего счётчика (рисунок 60), дополнительных ЛЭ, переключающих на вход последующего триггера прямого и инверсного выходов предыдущего, получается схема реверсивного счётчика. Фрагмент схемы реверсивного счётчика приведён на рисунке 61.

Рисунок 61 Фрагмент схемы реверсивного счётчика

Схема имеет два входа для подачи входных сигналов: +1 — при работе в режиме суммирования, -1 — при работе в режиме вычитания. Дополнительный управляющий вход N задаёт направление счёта. При N=0 схема (рисунок 61) работает как суммирующий счётчик, а при N=1 — как вычитающий.

5.3.4 Счётчики с произвольным коэффициентом счёта

В двоичных счётчиках коэффициент счёта K_СЧ=2 n и может быть равен 2, 4, 8, 16, 32 и т.д. На практике требуются счётчики с коэффициентом счёта не равным 2 n , например, 3, 6, 10, 12, 24 и др.

Они выполняются на основе двоичных счётчиков путём исключения у счётчиков с K_СЧ=2 n соответствующего числа «избыточных» состояний S:

Например, двоично-десятичный (декадный) счётчик получают из 4-х разрядного, имеющего K_СЧ=16, исключая 6 состояний.

Возможны 2 варианта построения схем:

а) Счёт циклически идёт от 0000 до 1001, а следующим импульсом обнуляется;

б) Исходным состоянием служит код 0110 числа 6 и счёт происходит до 1111₂=15, а следующим импульсом обнуляется.

Рисунок 62 Схема счётчика с Ксч =10

Схема счётчика с K_СЧ=10, реализованная по первому варианту, приведена на рисунке 62. По сравнению со схемой двоичного счётчика (Рисунок 60), имеющего K_СЧ=24=16, в схему дополнительно введён элемент D5, обнуляющий счётчик при совпадении двух «1» с весовыми коэффициентами 2 и 8. Использование приведённой выше схемы и ЛЭ D5 с 4-мя входами, позволит получить счётчик с любым коэффициентом счёта от 2-х до 15-и.

Для реализации схемы по второму варианту используются триггеры, имеющие входы асинхронной установки триггера .

5.3.5 Счётчики с последовательно-параллельным переносом

Все рассмотренные выше схемы счётчиков представляют собой счётчики с последовательным переносом. В этих счётчиках импульсы, подлежащие счёту, поступают на вход только одного первого триггера, а сигнал переноса передаётся последовательно от одного разряда к другому. Такие счётчики отличаются простотой схемы, но имеют невысокое быстродействие.

Счётчики с параллельным переносом строятся на синхронных триггерах.

Счётные импульсы подаются одновременно на тактовые входы всех триггеров, а каждый из триггеров цепочки служит по отношению к последующим только источником сигналов. Срабатывание триггеров параллельного счётчика происходит синхронно, и задержка переключения всего счётчика равна задержке для одного триггера. Следовательно, такие счётчики более быстродействующие. Их основным недостатком является большая мощность, потребляемая от источника входных сигналов, так как входные импульсы подаются на тактовые входы всех триггеров.

Для устранения недостатков рассмотренных выше счётчиков разработаны и используются счётчики с последовательно-параллельным переносом.

В счётчиках с последовательно-параллельным переносом триггеры объединены в группы так, что отдельные группы образуют счётчики с параллельным переносом, а группы соединяются с последовательным переносом. В роли групп могут быть и готовые счётчики.

Общий коэффициент счёта таких счётчиков равен произведению коэффициентов счёта всех групп.

В качестве примера рассмотрим счётную декаду на JK-триггерах, приведённую на рисунке 63.

Рисунок 63 Счётная декада на JK-триггерах

Схема состоит из двух групп. Первая группа — это триггер DD1.

Вторая группа, состоящая из трёх триггеров DD2–DD4, представляет собой счётчик с параллельным переносом и тактируется выходным сигналом первого триггера. Группы соединены между собой последовательно.

Схема работает следующим образом.

При подаче на вход импульсов с 1-го по 8-ой декада работает как обычный двоичный счётчик импульсов.

К моменту прихода 8-го импульса на двух входах J 4-го триггера формируется уровень лог. «1». 8-ым импульсом этот триггер переключается в состояние лог. «1», а уровень лог. «0» с его инверсного выхода, подаваемый на вход «J» второго триггера, запрещает его переключение в единичное состояние под действием 10-го импульса.

10-ый импульс восстанавливает нулевое состояние 4-го триггера и цикл работы счётчика повторяется.

5.3.6 Универсальные счётчики в интегральном исполнении (Примеры)

УГО которых приведены на рисунке 64 а, б, в представляют собой счётчики с последовательно-параллельным переносом, структурные схемы которых подобны схеме, приведённой на рисунке 63.

Рисунок 64 Микросхемы счётчиков К155ИЕ2, К155ИЕ4 и К155ИЕ5

Структурные схемы счётчиков содержат по 4-е JK-триггера в счётном режиме. Первый триггер имеет отдельный вход C1 и прямой выход — 1, три оставшиеся триггера соединены между собой так, что образуют параллельные счётчики с коэффициентами счёта равными 5 (К15ИЕ2), 6 (К155ИЕ4) и 8 (К1ИЕ5).

При соединении выхода первого триггера со входом C2 цепочки из 3-х триггеров образуются счётчики с коэффициентами счёта 10, 12 и 16 соответственно.

Микросхемы имеют по два входа R, объединённые по «И». Микросхема К155ИЕ2 имеет кроме того входы установки в состояние 9, при котором первый и последний разряды устанавливаются в «1», а остальные в «0», то есть 1001₂=9.

Наличие входов установки, например, в «0», позволяет строить делители частоты (счётчики) с различными коэффициентами деления (счёта) в пределах 2–16 без использования дополнительных логических элементов.

На рисунке 61,г показано преобразование счётчика, имеющего K_СЧ=12, в десятичный.

До прихода 10-го импульса схема работает как делитель частоты на 12. Десятый импульс переводит триггеры МС в состояние, при котором на выходах 4 и 6 МС формируются лог. «1».

Эти уровни, поступая на входы R, объединённые по «И», переводят МС в состояние «0»; в результате чего K_СЧ (K_ДЕЛ) становится равным 10.

Реверсивные счётчики К155ИЕ6 и К155ИЕ7 (Рисунок 65)

Прямой счёт осуществляется при подаче отрицательных импульсов на вход +1, при этом на входах –1 и C должна быть лог. «1», а на входе R — лог. «0». Переключение триггеров происходит по спадам входных импульсов.

Рисунок 65 Реверсивные счётчики К155ИЕ6 а) и К15ИЕ7 б).

Уровни на выходах 1–2–4–8 соответствуют состоянию счёта в данный момент времени.

Отрицательный импульс на выходе ≥9 (≥15) формируется одновременно с 10 (или 16) импульсом на входе +1. Этот импульс может подаваться на вход +1 следующей МС многоразрядного счётчика. При обратном счёте входные импульсы подаются на вход –1, выходные импульсы снимаются с выхода ≤0.

Счётчик-делитель частоты с переменным коэффициентом деления К155ИЕ8 (Рисунок 66).

Микросхема содержит 6-разрядный двоичный счётчик, элементы совпадения и элемент собирания. Элементы совпадения блокируют прохождение импульсов, не совпадающих с запрограммированным кодом, а элемент собирания позволяет передавать на выход только выделенные импульсы.

Рисунок 66 Счётчик – делитель частоты К155ИЕ8

В результате средняя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов.

Число импульсов на выходе за период счёта (до 64) подсчитывается по формуле: N=32·x32+16·x16+8·x8+4·x4+2·x2+1·x1, где x1–x32 принимают значения соответственно 0 или 1 в зависимости от того подан или нет уровень лог. «1» на соответствующий вход.

Учебное пособие: Триггеры

Общие сведения о триггерах

Триггер — логическое устройство, способное хранить 1 бит данных. К триггерным принято относить все устройства, имеющих два устойчивых состояния. В основе любого триггера находится кольцо из двух инверторов, показанное на рис.12.1. Общепринято это кольцо изображать в виде так называемой защелки, которая показана на рис.12.2.

Рис.12.1. Кольцо из двух инверторов

Рис.12.2. Изображение бистабильного элемента защелки

В настоящее время существует много разновидностей триггерных схем. Все они появились как результат разработки новых цепей запуска. Состояние триггера определяется значением выходного сигнала Q . Если изменение Q , т.е. переключение триггера, происходит только при поступлении синхронизирующего сигнала (синхроимпульса), то триггер называется синхронным. Триггеры могут синхронизироваться уровнем или фронтом синхроимпульсов . Триггеры, синхронизируемые уровнем, могут изменять свое состояние в течении длительности синхроимпульса (уровня синхросигнала) при поступлении соответствующих управляющих сигналов, т.е. могут могут переключаться несколько раз за время действия одного синхроимпульса. В течение паузы между синхроимпульсами состояние такого триггера сохраняется при любых изменениях управляющих сигналов.

Триггеры, синхронизируемые фронтом, изменяют свое состояние при поступлении на синхронизирующий вход соответствующего фронта (положительного или отрицательного) синхроимпульса, а затем это состояние сохраняется при любых изменениях управляющих сигналовю За время действия одного синхроимпульса, триггер, синхронизируемый фронтом, может переключаться только один раз. В асинхронных триггерах отсутствует вход синхронизации. Поэтому переключение таких триггеров происходит когда на управляющие входы поступает соответствующая комбинация управляющих сигналов.

RS ‑триггер имеет два входа раздельной установки в нулевое и единичное состояния. Воздействия по входу S (от слова SET — установка) приводит триггер в единичное состояние, а воздействие по входу R (от слова RESET — сброс) – в нулевое. Одновременная подача сигналов S и R не допускается.

На рис.12.3 показано условное графическое обозначение RS ‑триггера.

Рис.12.3. Условное графическое обозначение RS ‑триггера

Тип триггера определяется по его характеристическому уравнению , которое указывает значение выходного сигнала Qn+1 после переключения триггера (в момент времени tn+1 ) в зависимости от значений управляющих сигналов и выходного сигнала Qn до переключения триггера ( в момент времени tn ).

В соответствие с таблицей характеристическое уравнение RS ‑триггера имеет вид:

При S=R=0 (режим хранения) – состояние выхода триггера не меняется: Qn+1=Qn

RS ‑триггер может быть получен из двух логических элементов И‑НЕ (рис.12.4).

Рис.12.4. RS – триггер на двух логических элементах И‑НЕ

Временные диаграммы показывают уровни напряжения и временные интервалы между входными и выходными сигналами и соответствуют той картине, которую можно наблюдать на экране осциллографа. По горизонтали откладывается время, по вертикали – уровень напряжения.

Временные диаграммы для различных режимов установки RS ‑триггера показаны на рис.12.5.

Рис.12.5. Временные диаграммы сигналов для RS ‑триггера

Тактируемый (синхронный) RS ‑триггер

В тактируемых (синхронных) устройствах процесс переработки информации упорядочивается во времени с помощью специальных тактовых сигналов, вырабатываемых общим для всего устройства генератором.

Отличия тактируемого RS ‑триггера от обычного RS ‑триггера состоит в появление одного дополнительного синхронизирующего входа. Условное графическое изображение тактируемого RS ‑триггера показано на рис.12.6.

Рис.12.6. Условное графическое изображение тактируемого RS ‑триггера

Из таблицы истинности (табл.12.2) видно, что только три верхние строки таблицы описывают реальные режимы работы тактируемого RS ‑триггера. Нижняя строка соответствует запрещенному состоянию, которое никогда не используется.

Для получения тактируемого RS ‑триггера нужно ввести два дополнительных элемента И‑НЕ (рис.12.7).

Таблица 12.2. Таблица истинности для тактируемого RS ‑триггера

Рис.12.7. Тактируемый RS ‑триггер на четырех элементах И‑НЕ

Рассмотрим временные диаграммы, которые иллюстрируют принцип работы тактируемого RS ‑триггера (рис.12.8).

Рис.12.8. Временные диаграммы сигналов для тактируемого RS ‑триггера

Синхронизирующему входу соответствует самая верхняя диаграмма. Тактовый импульс 1 не оказывает никакого влияния на состояние выхода Q , когда на обоих входах R и S установлен уровень логического 0 . Во время прохождения импульса 1 триггер находится в режиме хранения. В момент предварительной установки (предустановки) входа 5 , когда на этот вход подается логическая 1 , выход Q все ещё остается в прежнем состояние Q=0 , и только на фронте (нарастающем крае) тактового импульса 2 происходит его переключение к 1 . Тактовые импульсы 3 и 4 не влияют на состояние выхода Q . Во время прохождения импульса 3 , триггер находится в режиме установки 1 , во время прохождения импульса 4 — в режиме хранения. Затем логическая 1 подается на вход R (предустановка входа R ). На фронте импульса 5 происходит сброс (очистка) выхода Q путем установки его в состояние 0 . Во время прохождения импульсов 5 и 6 триггер находится в режиме установки 0 , во время прохождения импульса 7 – в режиме хранения.

Из временных диаграмм (рис.12.8) видно, что состояние выходов тактируемого RS ‑триггера может изменяться только в моменты прихода тактовых импульсов. В этом случае триггер работает синхронно, т.е. процесс переключения его выходов находится в синхронизме с тактовыми импульсами.

Важную роль во многих цифровых схемах играет такая характеристика RS ‑триггера, как наличие памяти. Если триггер установлен в состояние 1 или 0 , то он остается в этом состояние даже при некоторых изменениях входных сигналов. Такое свойство триггера проявляется в режиме хранения. Из временных диаграмм (рис.12.8) видно, что этот режим реализуется во время прохождения тактовых импульсов 1 , 4 и 7 .

Изменение состояний триггера при поступлении различных последовательностей входных (управляющих и синхронизирующих) сигналов представляются с помощью графа переходов .

Рассмотрим граф переходов (рис.12.9) для RS ‑триггера, синхронизируемого положительным фронтом (С=0  1 ) синхросигнала.

Рис.12.9. Графы переходов RS ‑триггера, синхронизируемого фронтом

На рис.12.9 кружками, в которых указаны значения выходного сигнала Q , обозначены устойчивые состояния триггера. Стрелками показаны переходы из одного состояния в другое, при поступление соответствующих комбинаций входных сигналов. Если данная комбинация не вызывает изменения Q , то стрелка замыкается на исходном состоянии. Триггер, синхронизируемый фронтом имеет по два различных состояния, соответствующих Q=0 и Q=1 , которые помечены индексами А и В . Изменение значения Q происходит при поступление перепада С=0  1 , если предварительно при С=0 на управляющих входах установлены соответствующие комбинации: RS=10 или 01 . Поэтому граф переходов имеет промежуточные состояния 0В , 1В , в которые триггер переводится перед переключением. D ‑триггер

D ‑триггер (от слова delay -задержка) принимает информацию по одному входу. Его состояние повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом.

Условное графическое обозначение D ‑триггера показано на рис.12.10.

Рис.12.10.Условное графическое обозначение D ‑триггера

Табл.12.3 показывает, что сигнал на выходе Q в такте n+1 (Qn+1 ) повторяет сигнал, который был на входе D в предыдущем такте n (Dn ).

Таблица 12.3.Таблица истинности для D ‑триггера

D ‑триггеры бывают только синхронными. В соответствии с табл.12.3, характеристическое уравнение D ‑триггера имеет вид:

Граф перехода для D ‑триггера, синхронизируемого положительным фронтом синхросигнала, показан на рис.12.1.

Рис.12.11. Граф переходов D ‑триггера, синхронизируемого положительным фронтом синхросигнала

На рис.12.11 в кружках указаны значения выходного сигнала Q . В знаменателях дробей показаны промежуточные состояния, в которые триггер переводится перед переключением. Стрелками показаны переходы триггера из одного состояния в другое при поступлении соответствующих комбинаций входных сигналов С и D . D ‑триггер можно получить из тактируемого RS ‑триггера, путем добавления инвертора (рис.12.11).

Рис.12.12.Схема D ‑триггера

Серийно выпускаемые D ‑триггеры имеют два дополнительных входа: предварительной установки (S ) и очистки (R ). Название этих входов происходит от английских слов PRESET (предустановка) и CLEAR (очистка).

Условное графическое обозначение D ‑триггера с двумя дополнительными входами показано на рис.12.13.

Рис.12.13. Условное графическое обозначение D ‑триггера с двумя дополнительными входами

Логический 0 на входе S инициирует установку логической 1 на выходе Q . Логический 0 на входе R инициирует очистку выхода Q (установку логического 0 на выходе Q ). В активных состояниях входы S и R блокируют действия входов D и C . При разблокировании входы D и С действуют так, как и в обычном D -триггере. В таблице истинности (табл.12.4) входы разделяются на асинхронный и синхронный. Асинхронные входы S и R в активных состояниях блокируют действия синхронных входов (D и C ). Первые три строки табл.12.4 описывают режимы, в которых работа триггера контролируется асинхронными входами. При этом синхронные входы (D и C ) могут находиться в любых состояниях, что отмечено знаком Х в табл.12.4.

Таблица 12.4. Таблица истинности для D ‑триггера с дополнительными входами

Если оба асинхронных входа приведены в неактивное состояние (S=1 и R=1 ), D ‑триггер можно установить в состояние 1 или 0 , используя D и С входы. Две последние строки табл.12.4 описывают передачу информационного сигнала с D входа триггера на его Q ‑выход с использованием тактового импульса. Поскольку эта операция осуществляется одновременно с приходом тактового импульса, она называется синхронной операцией . В данном триггере для передачи сигнала с D ‑входа на выход Q используется положительный перепад напряжений (от низкого уровня к высокому) на фронте тактового импульса. Этот факт показан в табл.12.4 знаком.

Триггер типа Т называется триггером со счётным входом. Он изменяет своё состояние на противоположное каждый раз, когда на его вход приходит очередной сигнал. Обозначение триггера произошло от первой буквы английского слова toggle – защёлка.

Условное графическое обозначение Т -триггера показано на рис. 12.14. Т ‑триггер имеет один вход Т и два выхода Q и . T — счётный вход триггера.

Рис.12.14. Условное графическое обозначение T ‑триггера

Принцип работы триггера иллюстрирует его таблица истинности (табл.12.5).

Состояние его выхода меняется на противоположное при поступлении на вход счётного сигнала Т=1 и сохраняется неизменным при Т=0 . В соответствии с табл.12.5 характеристическое уравнение Т ‑триггера имеет вид:

Согласно этому уравнению Т ‑триггер сохраняет неизменное состояние при Т=0 , когда Q n+1=Q n и при Т=1 , когда Q n+1= .

Т ‑триггер может быть реализован введением в RS ‑ и D ‑триггеры обратных связей (рис.12.15).

Рис.12.15. Схемы T ‑триггера

Временная диаграмма сигналов Т ‑триггера показана на рис.12.16.

Рис.12.16. Временные диаграммы Т ‑триггера

Из рис.12.16 видно, что Т ‑триггер осуществляет деление частоты тактовой последовательности в 2 раза и переключение триггера происходит отрицательным фронтом счётного сигнала.

Рассмотрим граф переходов Т-триггера (рис.12.17)

Рис.12.17. Граф переходов Т ‑триггера

В кружках указаны значения выходного сигнала Q . Триггер, синхронизируемый фронтом, имеет по два различных состояния, значения которых приведены в знаменателях дроби. Стрелками показаны переходы триггера из одного состояния в другое при поступлении соответствующих комбинаций входных сигналов. Изменение значения Q происходит при поступлении перепада Т=0 1 . Граф переходов имеет промежуточные состояния 10 и 01 , в которые Т ‑триггер переводится перед переключением.

JK ‑триггер наиболее широко используемый универсальный триггер, обладающий характеристиками всех других типов триггеров. JK ‑триггер в отличии от RS ‑триггера не имеет запрещенных комбинаций входных сигналов, которые следует исключать при работе цифровых систем.

На рис.12.18 показано условное графическое обозначение JK ‑триггера.

Рис.12.18. Условное графическое обозначение JK ‑триггера

Рассмотрим табл.12.6, иллюстрирующую принципы работы JK ‑триггера.

Таблица 12.6. Таблица истинности для JK ‑триггера

Из табл.12.6 видно, что когда на оба входа J и K подается уровень логического 0 , триггер блокируется, и состояния его выходов не изменяются. В этом случае триггер находится в режиме хранения.

Строки 2 и 3 табл.12.6 описывают режимы, соответствующие установке триггера в состояние 0 и 1 . Строка 4 соответствует переключательному режиму работы JK ‑триггера. Если на обоих входах J и K установлен уровень логической 1 , то следующие друг за другом тактовые импульсы будут вызывать перебросы уровней сигналов на выходах триггера от 1 к 0 , от 0 к 1 и т.д. Такая работа триггера напоминает последовательно производимые переключения тумблера, откуда и происходит название режима.

Характеристическое уравнение JK ‑триггера имеет вид:

JK ‑триггер может быть реализован с использованием двух элементов И и RS ‑триггера (рис.12.19).

Рис.12.19. Реализация JK ‑триггера

Граф переходов JK ‑триггера, синхронизируемого отрицательным фронтом синхросигнала показан на рис.12.20. В кружках указаны значения выходного сигнала Q , в знаменателях дробей показаны промежуточные состояния триггера перед переключением.

Рис.12.20. Граф переходов JK ‑триггера,

Синхронизируемого отрицательным фронтом синхросигнала

JK ‑триггер может иметь два дополнительных входа (асинхронных): предварительной установки S и очистки R (рис.12.21).

Рис.12.21. Условное графическое обозначение JK-триггера с дополнительными входами

Асинхронные входы (S и R ) в активных состояниях блокируют действия синхронных входов. Активным состояниям асинхронных входов соответствуют три первых строки табл.12.7. В этих режимах синхронные входы блокированны и их состояния не влияют на состояние выходов триггера, поэтому для входов J , K и C в этих строках поставлен знак Х (любое состояние). Одновременная подача на оба асинхронных входа активного уровня сигнала (логического 0 ) соответствует запрещенному состоянию. При блокировании обоих асинхронных входов (S и R ) уровнем логической 1 ,работу триггера контролируют синхронные входы. Это показано в четырех нижних строках табл.12.7.

Таблица 12.7. Таблица истинности для JK ‑триггера с дополнительными входами

JK ‑триггеры широко применяются во многих цифровых схемах, в частности они используются для построения счетчиков. Схема фиксатораФиксатором можно назвать любое цифровое запоминающее устройство. Примером такого устройства является D ‑триггер. В микросхемном исполнении разработано большое число фиксаторов. Рассмотрим одну из таких схем: 4 ‑разрядный прозрачный фиксатор типа К155ТМ7 (зарубежный аналог — схема 7475), относящийся к классу ТТЛ — схем. Устройство состоит из четырех D ‑триггеров, объединенных в одной ИС. Условное графическое обозначение фиксатора показано на рис.12.22.

Рис.12.22. Условное графическое обозначение фиксатора

Информационный вход D0 , а также выходы Q0 и относятся к первому D ‑триггеру. Разрешающий вход Е0-1 аналогичен синхронизирующему входу D ‑триггера и используется для управления сразу двумя триггерами D0 и D1 внутри ИС. Анализ табл.12.8 показывает, что если на разрешающем входе действует уровень логической 1 , данные сразу не передаются (без ожидания тактового импульса) с соответствующих D -входов на соответствующие выходы Q и . В режиме пересылки данных сигналы на Q ‑выходах фиксатора просто повторяют сигналы на соответствующих D ‑входах.

При установке на разрешающем входе уровня логического 0 , соответствующие D ‑триггеры переводятся в режим фиксации данных. Информационные сигналы, которые действовали на выходах Q в момент перехода фиксатора в этот режим, сохраняются даже при изменении сигналов на входах D , т.е. данные оказываются «запертыми».

Таблица 12.8. Таблица истинности для фиксатора

Данную схему называют прозрачным фиксатором , поскольку при наличии высокого уровня сигнала на входе Е выходные сигналы точно отслеживают информационные сигналы на D ‑входах («насквозь просматривают»). Вход Е2-3 контролирует работу триггеров D2 и D3 .

Для надёжной и чёткой работы триггерных ячеек в многоразрядных устройствах (регистрах, счётчиках) используются двухступенчатые триггеры, называемые MS ‑триггерами (master /slave — ведущий/ведомый или «мастер»/ «помощник»). Схема такого триггера, состоящего из двух синхронных RS ‑триггеров, показана на рис.12.23.

Входы с обоих триггеров ТМ (мастера) и ТП (помощника) соединены между собой через инвертор. На рис.12.24 показана диаграмма, из которой видно, что составным триггером ТМ ‑ТП управляет полный (с фронтом и срезом) тактовый импульс C . Входная комбинация будет записана в ТМ в момент прихода положительного перепада тактового импульса С . В этот момент в ТП информация попасть не может. Когда придёт отрицательный перепад входного импульса С , на выходе инвертора он появится как положительный. Положительный перепад импульса перепишет данные от выходов ’ и ’ в ТП .

Рис.12.23. Схема двухступенчатого RS ‑триггера

Принцип работы двухступенчатого RS ‑триггера иллюстрирует табл.12.9.

Таблица 12.9. Таблица истинности для двухступенчатого RS ‑триггера

Условное графическое обозначение двухступенчатого RS ‑триггера показано на рис.12.25.

Рис.12.25. Условное графическое обозначение двухступенчатого RS ‑триггера

Двухфазный способ управления полным тактовым импульсом С применяется и для двухступенчатых JK ‑триггеров (рис.12.26). Этот триггер, как и простой JK ‑триггер, имеет обратные связи с выходов на входы, исключающие неопределённое логическое состояние. На рис.12.27 показана временная диаграмма переключающего импульса, на которой отмечены этапы работы составного триггера. В момент t1 ТП изолирован от ТМ ; в момент t2 разрешается приём данных входами ТМ . С приходом отрицательного перепада импульса в момент t3 запрещается приём данных входами ТМ , а в момент t4 заканчивается перенос данных из ТМ в ТП .

Рис.12.26. Схема двухступенчатого JK ‑триггера

Рис.12.27. Временная диаграмма управления двухступенчатым JK ‑триггером

Привлекательное свойство двухступенчатого триггера состоит в том, что входы приёма данных за период тактового импульса, т.е. во время загрузки 1 бита информации, не имеют сквозной связи с выходными цепями. Изоляция входов от выходов обеспечивает устойчивое переключение триггера, если частота тактовых импульсов нестабильна.

Асинхронные RS‑триггеры

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

МОСКОВСКИЙ ЭНЕРГЕТИЧЕСКИЙ ИНСТИТУТ
(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

ТРИГГЕРЫ И МУЛЬТИВИБРАТОРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ

Лабораторные работы № 1—5

Методическое пособие
по курсу
«Электронные цепи и микросхемотехника»

для студентов, обучающихся по направлению
«Микроэлектроника и твердотельная электроника»

Под ред. Н.А.Чарыкова

Москва Издательство МЭИ 2005

Утверждено учебным управлением МЭИ
Подготовлено на кафедре полупроводниковой электроники МЭИ

Рецензенты: докт. техн. наук, профессор А. П. Лысенко,
канд. техн. наук, доцент Е. Е. Чаплыгин

Каретников И. А.

К-227 Триггеры и мультивибраторы на логических элементах.
Лабораторные работы № 1—5: методическое пособие /
И. А. Каретников; под ред. Н. А. Чарыкова. – М.: Издательство МЭИ, 2005. – 40с.

Рассмотрено построение и функционирование основных типов статических триггеров на логических элементах и построение счетчика импульсов на их основе. Изучается работа триггера Шмидта, построенного на двух логических элементах – инверторах.Демонстрируется наличие участка вольт-амперной характеристики с отрицательным дифференциальным сопротивлением. Изучается построение и функционирование мультивибраторов как автогенераторов, так и работающих в ждущем режиме. Рассмотрены и учтены особенности как ТТЛ-, так и КМОП-логических элементов.

Пособие предназначено для подготовки бакалавров и дипломированных инженеров по специальности 200100 «Микроэлектроника и твердотельная электроника».

Продолжительность лабораторных занятий – 4 часа.

© Московский энергетический институт (ТУ), 2005

Лабораторная работа № 1

ИЗУЧЕНИЕ ТРИГГЕРОВ

Цель работы: изучить работу статических RS‑триггеров на основе логических элементов ИЛИ‑НЕ, И‑НЕ в статическом и дина-мическом режимах работы, рассмотреть применение RS‑триггеров при построении D-, T-, JK-триггеров. Работа является ознакомительной.

В современной микросхемотехнике получили распространение статические триггеры с двумя устойчивыми состояниями. Они содержат запоминающий элемент (бистабильную ячейку) и схему управления.

Состояние триггера характеризуется уровнями потенциалов на выходах Q и . В положительной логике высокий уровень потенциала принимают за «1» (U_вых = U 1 ), а низкий – за «0» (U_вых = U 0 ). Если у триггера имеется два выхода, то потенциал второго выхода противоположен потенциалу первого.

Наиболее часто триггеры строят, используя логические элементы (ЛЭ) ИЛИ-НЕ либо И-НЕ. Их графическое обозначение, таблицы состояний и уравнения функционирования приведены на рис. 1.1 (подробнее – см. «Приложение») .

Рис. 1.1. Графическое обозначение, таблица состояний и уравнение функционирования для логических элементов ИЛИ-НЕ (а) и И-НЕ (б)

Бистабильная ячейка (БЯ) простейших триггеров потенциального типа содержит два инвертирующих элемента, охваченных перекрестными обратными связями (рис. 1.2, а). Поскольку выходное напряжение одного инвертора является входным напряжением для другого, то оценку возможных устой-чивых состояний ячейки можно провести, воспользовавшись сов-местным построением их передаточных характеристик (рис. 1.2, б). Точки пересечения таких характеристик являются точками возможных состояний ячейки. Например, в точке 1 инвертор D1 не находится в активной области характеристик– «ключ заперт», и на его выходе наблюдается уровень U_вых = U 1 . Ин-вертор D2 также не находится в активной области– «ключ открыт», и на его выходе поддержи-вается уровень U_вых = U 0 . Это обуславливает устойчивое состояние бистабильной ячейки. Аналогично в точке 2инвертор D1 «открыт», а инвертор D2 «закрыт», что также ведет к устойчивому состоянию ячейки. В точке 3 реализуется неустойчивое состояние ячейки – инверторы находятся в активной области своих характеристик, и действует глубокая положительная обратная связь, стремящаяся перевести ячейку в одну из точек устойчивого состояния.

Бистабильную ячейку (статический триггер) удобно строить на основе ЛЭ ИЛИ‑НЕ и И‑НЕ. При этом логические входы, оставшиеся свободными после сформирования перекрестных связей (показаны пунктиром на рис.1.2, а) используются как инфор-мационные входы (R, S) для управления триггером.

Триггеры классифицируются по связи между состояниями информационных входов и выходов до срабатывания (t_n) и после срабатывания (t_n+1). При этом различают RS-, D-, T-, JK- и т.д. триггеры.

По временной диаграмме работы триггеры делятся на асинхронные и синхронные (тактируемые). В асинхронных триггерах запись информации осуществляется непосредственно в момент поступления информационного сигнала на вход. В синхронных триггерах запись информации осуществляется только при подаче разрешающего сигнала на тактовый вход, и только после этого состояние триггера устанавливается в соответствии с комбинацией логических сигналов на информационных входах. Синхронизация триггера может осуществляться как по уровню потенциала, так и по фронту (или срезу) синхроимпульса.

Асинхронные RS‑триггеры

Рассмотрим RS‑триггер на основе ЛЭ ИЛИ‑НЕ (рис. 1.3). Здесь могут быть использованы ЛЭ РТЛ, МОП, КМОП, ЭСЛ. По сути, простейший RS‑триггер есть бистабильная ячейка, управляемая по R- и S- входам. Введение перекрестной обратной связи должно надежно обеспечивать два устойчивых состояния триггера: Q = 1,
= 0 либо Q = 0, = 1.

Отыщем правило эффективного управления RS‑триггером. Для этого необходимо рассмотреть работу каждого ЛЭ в БЯ в соответствии с его таблицей состояний (см. рис. 1.1, а). Предположим, что на выходе ЛЭ D2 (выход Q на рис. 1.3, а) существует потенциал U 1 , а на выходе ЛЭ D1 (выход ) – U 0 , при этом управляющие сигналы на входах S и R одновременно имеют низкий уровень (0). Необходимо иметь в виду, что выходные сигналы БЯ (Q и ) одновременно являются вторыми входными сигналами для его логических элементов.

Рис. 1.3. RS-триггер на основе ЛЭ ИЛИ-НЕ (а) и осциллограммы переключений при управлении триггером (б)

В соответствии с таблицей состояний для ЛЭ ИЛИ-НЕ (см. рис. 1.1, а) при комбинации входных сигналов 0 0 на входах ЛЭ D2 RS-триггера (рис.1.3) на его выходе следует ожидать потенциал Q = U 1 . Для ЛЭ D1 при комбинации входных сигналов 1 0 – на его выходе следует ожидать = U 0 . Таким образом, видно, что на выходах RS — триггера поддерживаются потенциалы, заданные ранее. Такое состояние триггера является устойчивым. К аналогичному заключению придем, если предположим, что первоначальные потенциалы на выходах Q и данного RS-триггера соответственно равны U 0 и U 1 , а комбинация входных сигналов: S = 0, R = 0 – прежняя.

Таким образом, комбинация сигналов на входахS = 0, R = 0поддерживает (сохраняет) предыдущее состояние триггера, выполненного на ЛЭ ИЛИ-НЕ. Из рассмотрения таблицы состояний ЛЭ ИЛИ‑НЕ также следует, что если хотя бы на одном входе ЛЭ существует уровень логической единицы, то управление по другому входу ЛЭ не эффективно, т.е. не приводит к изменениям его состояния. Изменить состояние ЛЭ возможно лишь в случае перехода от комбинации сигналов 0 0 на его входах к комбинации 1 0 либо 0 1. Отсюда вытекает правило эффективного управления БЯ: для «опрокидывания» триггера на основе ЛЭ ИЛИ‑НЕ необходимо сигнал U 1 подавать на вход того ЛЭ, где до этого была комбинация входных сигналов 0 0. При этом на другом входе БЯ необходимо поддерживать уровень 0. Для наглядности восприятия на рис.1.3, б приведены осциллограммы процессов при управлении данным триггером.

Для RS-триггера принято, что комбинация входных сигналов S = 1, R = 0 должна приводить к состоянию Q = 1. В соответствии с этим правилом обозначены входы и выходы триггера на рис. 1.3, и с учетом функционирования составлена полная таблица

Таблица 1.1	Таблица 1.2
Таблица состояний RS-триггера на основе ЛЭ ИЛИ-НЕ	Словарь переходов RS-триггера на основе ЛЭ ИЛИ-НЕ

(табл. 1.1) состояний RS-триггера и его словарь переходов (табл. 1.2). Знаком Х отмечено безразличное отношение триггера к сигналу на данном входе.

Комбинация входных сигналов S = 1, R = 1 является запре-щенной для RS-триггера на ЛЭ ИЛИ-НЕ, так как приводит к появлению на выходе триггера состояния, когда одновременно
Q = = 0. Это приводит к неопределенности в оценке состояния
RS-триггера и сбою работы всего цифрового устройства.

Характеристическое уравнение функционирования данного триггера имеет вид

.

Оно получено на основании использования карт Карно при анализе связи состояний выходов триггера с возможным набором управляющих сигналов S и R [2]. Знаками n и n+1 обозначено состояние выхода Q до и после прихода управляющих сигналов соответственно.

Рассмотрим RS‑триггеры на основе ЛЭ И‑НЕ (рис. 1.4, а). В этом случае используются ЛЭ на основе ТТЛ, МОП, КМОП.

Предположим, что введение перекрестной обратной связи обеспечивает надежно два устойчивых состояния триггера. Схемотехнически триггер выполнен так же, как и на основе ЛЭ ИЛИ‑НЕ, однако из рассмотрения таблицы состояний (рис.1.2, б) для ЛЭ И-НЕ вытекает, что эффективным управляющим сигналом, приводящим к «опрокидыванию» триггера, является уровень 0, поданный на вход того ЛЭ, у которого на остальных входах присутствуют потенциалы U 1 .

Рис.1.4. RS-триггер на основе ЛЭ И-НЕ (а) и осциллограммы, наблюдаемые при переключении триггера(б)

Комбинация сигналов 1 1 на входах триггера сохраняет предыдущее состояние БЯ, а комбинация 0 0 – запрещена. Полная таблица состояний RS-триггера на основе ЛЭ И-НЕ дана в табл.1.3, словарь переходов – в табл.1.4.

Таблица 1.3	Таблица 1.4
Таблица состояний RS-триггера на основе ЛЭ И-НЕ	Словарь переходов RS-триггера на основе ЛЭ И-НЕ

Характеристическое уравнение триггера может быть записано в виде .

Осциллограммы работы данного триггера даны на рис. 1.4, б.

Тактируемые (синхронные) RS‑триггеры (RST‑триггеры)

Схема RST-триггера на ЛЭ И-НЕ представлена на рис. 1.5. ЛЭ D1 и D2 образуют асинхронный RS-триггер, ЛЭ DЗ и D4 являются элементами управления, обеспечивая синхронизацию (тактирование) триггера. Присутствие синхронизирующих импульсов – высоких потенциалов на входе C (C = 1) разрешает «прохождение» управ-ляющих сигналов S и R на входы асинхронного RS-триггера D1 – D2.

Таблица 1.5
	Таблица состояний RST-триггера на ЛЭ И-НЕ
Рис.1.5. RST-триггер на ЛЭ И-НЕ (а) и его условное графическое обозначение (б)

При низком потенциале на входе C потенциалы на выходах DЗ и D4 высокие и не зависят от входных сигналов R и S , что обеспечивает хранение предыдущей информации в БЯ D1–D2. При высоком потенциале на тактовом входе C информация со входов R и S «пройдет» на входы , БЯ D1–D2, которая примет состояние в соответствии с этими информационными сигналами. Характеристическое уравнение RST-триггера имеет вид

.

В табл. 1.5 представлена полная таблица состояний данного триггера, а на рис. 1.5, б – его условное графическое обозначение.

D‑триггер (триггер‑задержка)

На рис. 1.6 представлена схема D —триггера на ЛЭ И‑НЕ. ЛЭ D1 и D2 образуют асинхронный RS-триггер, ЛЭ DЗ и D4 обеспечивают синхронизацию и одновременное управление БЯ по входам и от одного информационно-го входа D. При C = 0 триггер сохраняет свое предыдущее состояние независимо от потен-циала на входе D. При
C =1 информационный сигнал «проходит» на входы и , и триггер примет состояние в соответствии с входным сигналом D. Характе-ристическое уравнение D-триггера Q_n+1= D_n, или с учетом синхроимпульса . Данные триггеры удобно использовать как элементы памяти для хранения информации, поступившей, например, на вход ЭВМ.

JK‑триггер

Здесь входы J и K являются информационными, вход C – вход для синхроимпульса. JK‑триггер имеет внутреннюю память о предыдущем состоянии. Один из вариантов схемы JK-триггера
MS — типа представлен на рис. 1.7.

Рис. 1.7. JK-триггер (а) и его условное графическое обозначение (б)

Память выполнена на основе БЯ RS-2. Функционирование схемы: в течение действия тактового импульса (C = 1) ЛЭ D1 и D2 обеспечивают запись информации со входов J и K в БЯ RS-1. В это время БЯ RS–2 сохраняет информацию о предыдущем состоянии. ЛЭ DЗ и D4 предотвращают прохождение информации с выхода БЯ RS-1 на вход БЯ RS-2. По окончании тактового импульса запрещена запись информации в БЯ RS-1 и разрешена перезапись информации из БЯ RS-1 в БЯ RS-2. Таким образом, схема записывает инфор-мацию в течение тактового им-пульса. На выходе JK-триггера MS-типа результат появляется по окончании тактового импульса, и он соответствует информации, записанной в БЯ RS-1 именно в момент окончания тактового импульса. Графически эта особенность триггера отмечается знаком а), либо знаком б) (рис.1.8) у входа синхронизации. Считается, что такой триггер синхронизируется по спаду (срезу) синхроимпульса. Если стоят знаки в) либо г), то триггер синхронизируется по нарастанию (фронту) синхроимпульса. Синхронизация по спаду либо фронту повышает помехоустойчивость цифровой схемы.

Как правило, в JK-триггерах введены входы R и S для предварительной установки значения сигнала на выходе БЯ RS-2 (см. рис.1.7).

Таблица состояний JK-триггера близка к таблице RST-триггера. Однако наличие перекрестных обратных связей с выхода БЯ RS-2 на вход БЯ RS-1 обеспечивает информацию о предыдущем состоянии триггера. В результате – комбинация входных сигналов J = 1, K = 1 стала разрешенной. При данной комбинации входных сигналов и поступлении тактового импульса триггер изменяет свое состояние на противоположное. Характеристическое уравнение JK-триггера может быть записано в виде

.

На основе JK-триггеров могут быть созданы D-триггеры (рис. 1.9, а) и Т-триггеры (рис. 1.9, б, в).

Рис.1.9. D-триггер на основе JK-триггера (а),Т-триггеры на основе JK— (б) либо D-триггера (в)

D-триггер при поступлении синхроимпульса записывает информацию со входа D ихранит ее до прихода следующего синхроимпульса. Его характеристическое уравнение

Q _n+1= CD + Q_n .

T‑триггер «опрокидывается» на каждый поступающий импульс C. Характеристическое уравнение T-триггера

.

JK-, Т-, D-триггеры могут быть использованы для создания двоичных счетчиков. Схема такого счетчика на JK-триггерах К155 ТВ-1 и характерные осциллограммы представлены на рис. 1.10 а, б.

Рис.1.10. Асинхронный счетчик импульсов по основанию «2» (а) и осциллограммы напряжений на выходах счетчика (б)

Запись числа N производится по входу T в соответствии с соотношением

где a – основание, по которому производится счет; b – коэффициенты при основаниях (код числа), они могут принимать значения b = 0, 1, 2, …(a–1). Например, для счетчика по основанию «2» коэффициент b может принимать значения b = 0; 1. В таком случае, в момент времени t₁ (рис.1.10, б) записано число 11 (в десятичном коде), двоичный код этого числа равен 1011.

Задание

1. Собрать RS или RST‑триггер на ЛЭ ИЛИ‑НЕ или И‑НЕ (по указанию преподавателя).

2. Исследовать таблицу состояний триггера, сравнить с ожидаемой.

3. Запустить триггер от генератора сдвинутых импульсов. Наблюдать управляемость, снять осциллограммы, оценить длительность импульсов и их фронтов на выходах триггера. Оценить минимально допустимый временной интервал между запускающими импульсами по входам S и R..

4. Собрать JK-, D-, T-триггер (по указанию преподавателя). Повторить задание п.2.

5. Собрать 4-разрядный двоичный асинхронный счетчик импульсов на основе JK-, D— или T-триггеров. Обеспечить предварительную запись «0» во все разряды. Осуществить запись заданного числа.

Библиографический список

1. Гольденберг Л.М. Импульсные устройства. – М: Радио и связь, 1981. – С. 89 – 104.

2.Алексенко А.Г., Шагурин И.И. Микросхемотехника. – М: Радио и связь, 1990. – С. 156 – 170.

3. Гусев В.Г., Гусев Ю.М. Электроника. – М.: Высш. шк., 1991. – С. 562 – 577.

Лабораторная работа № 2

ТРИГГЕР ШМИДТА

Цель работы: изучение передаточной характеристики триггера, наблюдение гистерезиса и нахождение порогов переключения, наблюдение участка ВАХ с отрицательным дифференциальным сопротивлением. Изучение работы триггера Шмидта как мультивибратора и формирователя прямоугольных импульсов.

Триггер Шмидта (ТШ) – электронная схема (рис. 2.1, а), имеющая два устойчивых состояния и управляемая уровнем напряжения на единственном информационном входе. Передаточная характеристика ТШ представляет петлю гистерезиса (рис. 2.1, б) с двумя порогами (уровнями) входного напряжения, при которых происходит переключение триггера из одного состояния в другое. ТШ удобно собрать, используя два логических элемента (ЛЭ) –
–два инвертора.

Для понимания работы схемы важным является знание уровня напряжения на входе ЛЭ D1 (U_вх1=U *), при котором одновременно оба ЛЭ оказываются в области активных характеристик (см. рис.1.2, лаб. раб. № 1, точка 3). В этом случае делитель напряжения R₁, R₂

Рис. 2.1. Триггер Шмидта на ЛЭ (а) и его передаточная характеристика (б)

обеспечивает глубокую положительную обратную связь, приводя-щую к скачку токов (напряжений) в схеме. Если U_вх1 U *, то делитель R₁, R₂ не создает положительной обратной связи, а лишь обеспечивает устойчивое состояние U_{вых 2} = U 0 или U_{вых 2}= U 1 .

Рассмотрим подробнее: если уровень напряжения E_г имеет относительно низкую величину, то U_вх1 0 . Это состояние ТШ является устойчивым. При увеличении E_г возрастает напряжение U_вх1, и при достижении
E_г = E_г ­ на входе ЛЭ D1 возникает напряжение U_вх1=U *, что приводит к скачку напряжений в схеме. U_вых2 весьма быстро (скачком) изменяется от U 0 до U 1 . При этом U_вх1 благодаря делителю R₁, R₂ также скачком увеличивается до U_вх1>U *, что и обеспечивает новое устойчивое состояние ТШ U_{вых 2} = U 1 .

Расчет E_г ­ производят на основании закона Кирхгоффа
(см. рис.2.1, а):